Режим передачи данных

Формат управляющего слова MODE INSTRUCTION интерфейса 8251А, используемый при работе в асинхронном режиме

Таблица К.5

Формат управляющего слова COMMAND INSTRUCTION

06=1

Переводит иптер-щйс всостолние

ипрабляющеео сло-

ва моРЕШхтдютам

Не оказывает Влияния на работу устройства в асинхронном режиме

□5=1 RTS,=.0

D1 = 1

DTR = 0

Источник синхронизации передачи

Таблица К.7

Формат содержимого регистра состояния

ЛИТЕРАТУРА

Основой содержания данной книги является техника поэтапного проектирования логических схем. Именно этой технике, а не теории автор отдает предпочтение. По этой причине список цитируемой литературы ограничен.

В предисловии уже указывалось, что имеется много хороших учебников по проектированию логических схем и микро-ЭВМ. Для тех, кого интересуют все аспекты данной проблемы, ниже приведён перечень литературы с краткими сопутствующими комментариями. Однако этот перечень не является исчерпывающим. Среди многих прекрасных, по мнению автора, книг хотелось бы выделить написанные Т. R. Blakeslee, F. J. Mowle and D. Zissos.

1. Boole G., An Investigation of the Laws of Thought, Dover, New York, 1958. (Классика.)

2. Hill F., Peterson G., Introduction to Switching Theory and Logical Design, Wiley, New York, 1968. (Системы счисления, карты, коды, последовательностные схемы.)

Формат управляющего слова MODE INSTRUCTION USART при работе в синхронном режиме

3. Dietmeyer D., Logic Design of Digital Systems, Allyn and Bacon, Boston, 1971. (Системы счисления, комбинационные схемы, триггеры, память, адресация, микропрограммирование.)

4. Kline R. М., Digital Computer Design, Prentice-Hall, Englewood Cliffs, New Jersey, 1977. (Комбинационные и последовательностные схемы, аппаратная реализация схем, архитектура ЭВМ.)

5. McCluskey Е., Introduction to the Theory of Switching Circuits, McGraw-Hill, New York, 1965. (Классика.)

6. Nagle H. Т., Carroll B. D., Irwin J. D., An Introduction to Computer Logic, Prentice-Hall, Englewood Cliffs, New Jersey, 1975. (Системы счисления, последовательностные схемы, машинное проектирование.)

7. Chu Y., Digital Computer Design Fundamentals, McGraw-Hill, New York, 1962. (Комбинационные схемы, аппаратные средства, матрицы, элементы матричных схем.)

8. Lewin D., Logical Design of Switching Circuits, Nelson, London, 1968 (Комбинационные схемы, счетчики, минимизация логических схем.)

9. Mowle F. J., А Systematic Approach to Digital Logic Design, Addison-Wes-ley, Reading, Massachusetts, 1976. (Комбинационные схемы, схемы среднего уровня интеграции, триггеры и специальные схемы.)

10. Blakeslee Т. R., Digital Design with Standard MSI and LSI, Wiley, New York, 1975. (Комбинационные и тактируемые схемы среднего уровня интеграции, программирование микро-ЭВМ и прерывания.)

11. Marcus М., Switching Circuits for Engineers, Prentice-Hall, Englewood Cliffs, New Jersey, 1962. (Основы последовательностных схем.)

12. Zissos D., Problems and Solutions in Logic Design, 2nd Ed., Oxford University Press, London, 1979. (Минимизация логических схем, диаграммы, триггеры, последовательностные схемы.)

13. Lind L. F., Nelsen J. С. С, Analysis and Design of Sequential Digital Systems, The Macmillan Press, London, 1977. (Комбинационные и последовательностные схемы, цифровые системы.)

14. Oberman R., Disciplines in Combinational and Sequential Circuit Design, McGraw-Hill, New York, 1970. (Регистры сдвига, коды.)

15. Warfield J., Principles of Logic Design, Ginn and Company, Boston, 1963. (Диаграммы состояний логических схем, последовательностные схемы.)

16. Wicks W., Logic Design with Integrated Circuits, Wiley, New York, 1968. (Комбинационные схемы и счетчики.)

17. Peatman J., The Design of Digital Systems, McGraw-Hill, New York, 1972. (Комбинационные схемы и генераторы тактовых импульсов, интегральные схемы, специальные схемы.)

18. Kohavi Z., Switching and Finite Automata Theory, McGraw-Hill, New York, 1978. (Системы счисления, машины, теория информации.)

19. Hill F., Peterson G., Digital Systems: Hardware Organization and Design, Wiley, New York, 1978. (Организация вычислительных систем, компоненты системы, микропроцессоры, механизм прерываний, большие системы.)

20. Katzan Н., Jr., Microprogramming Primer, McGraw-Hill, New York, 1977. (Структура микропрограммных средств, программирование.)

21. Osborne А., An Introduction to Microcomputers, Adam Osborne and Associates Inc., Berkeley, California, 1977. (Описание различных микро-ЭВМ.)

22. Osborne A., 8080 Programming for Logic Design, Adam Osborne and Associates Inc., Berkeley, California, 1976. (Регистры, команды и конструкция семейства микропроцессоров 8080.)

23. Osborne А., 6800 Programming for Logic Design, Adam Osborne and Associates Inc., Berkeley, California, 1977.

24. Sandige R. S., Digital Concepts Using Standard Integrated Circuits, McGraw-Hill, New York, 1978. (Коды, комбинационные схемы, триггеры и счетчики.)

25. Tanenbaum А. Structural Computer Organization, Prentice-Hill, Englewood Cliffs, New Jersey, 1976. [Имеется перевод: Таненбаум Э., Многоуровневая организация ЭВМ. -М.: Мир, 1979.] (Вычислительные системы, ассемблеры, виртуальная память.)

26. Ward В., Microprocessor/Microprogramming Handbook, Tab Books, Blue Ridge Summitt, Pennsylvania, 1975. (Архитектура микропроцессорных систем 6800 и 4004, программирование.)

27. Zissos D., System Design with Microprocessors, Academic Press, London, 1978. (Прерывания, интерфейсы, микропроцессоры 8080A).

28. Klingman E. E., Microprocessor Systems Design, Prentice-Hall, Englewood Cliffs, New Jersey, 1977. [Имеется перевод: Клингман Э., Проектирование микропроцессорных систем. - М.: Мир, 1980.] (Вычислительные устройства и системы.)

29. The TTL Data Book for Design Engineers, Texas Instruments Inc., Dallas, Texas, 1973, No. CC-411.

30. M6800 Microprocessor Applications Manual, Motorola Semiconductor Products Inc., Scotsdale, Arizona, 1975, No. 9703-5.

31. MCS-85 Users Manual, Intel Corporation,. Santa Clara, California, 1978, No. 9800366D.

32. M6800 Programming Reference Manual, Motorola Semiconductor Products Inc., Scotsdale, Arizona, 1976, No. M68PRM(D)

33. 8080/8085 Assembly Language Programming Manual, Intel Corporation, Santa Clara, California, 1977, No. 8900301C.

34. ISIS-II Users Guide, Intel Corporation, Santa Clara, California, 1976. No. 9800306D.

35. Exordisk 11/3 Operating System, Motorola Semiconductor Products Inc., Scotsdale, Arizona, 1978. No. M68MDOS3.

ПРЕДМЕТНЫЙ УКАЗАТЕЛЬ

Автоматический пуск 91, ИЗ Авторалли 121

Адаптер интерфейса связи, асинхронный (ACIA) 302, 380

- периферийного интерфейса 291

- общего назначения 289

- PIA 291, 380

- РРШ 386

- USART 386 Адресация индексная 246

- косвенная 246

- непосредственная 246

- неявная 246

- относительная 247

- прямая 246

- расширенная 245

- типы 245 Адресная шина 215 Аккумулятор 248, 251 Арифметические команды 256 Арифметическо-логнческое устройство 207,

Аснихроиная схема 172

--граф переходов 172

--- проектирование 84, 89

Ассемблер 236, 277

Базовые схемы 62

-- описание 62

- - проектирование 65 Байт 214

Булева алгебра 11, 324

Ввод/вывод изолированный 319

- порт 210, 296

- система 224 Венна диаграмма И Вентиль 25

Взаимное соответствие 170 Вибрация контактов 82 Возбуждение 119

- установки 89 Вторичная переменная

- - возбуждаемое значение 64, 72, 86 Вход/выход мультиплексора 47 Входных сигналов таблица 86, 130 Входы адреса 211

Выход вентиля 31, 74

- мультиплексора 56

- регистра 293

Выходной линии программнрованне 382

Генератор тригонометрической функции 41 Граф переходов 63, 65, 84

Двоичного счета регистры 202 Двоичное сложение 38

Двоично-кодированные десятичные цифры 45, 330

Двоично-пятеричный код 61 Делитель частоты 102 Де Моргана теорема 23 Демультиплексор, блок-схема 59

- проектирование 118, 158, 318 Дешифратор команд 213

- 7-сегмеи.тный 43

Дизельный двигатель 175 Директива 263. 367, 369 Дополнение 330

Задержка 35, 108, 284

И

- графическое изображение 18

- К-карты 18

- определение операции 11, 324 Игральная кость электронная 119 Избыточность 67, 317

ИЛИ 12, 20, 324, 368 Индексная адресация 246 Инициализация программы 316 Интерфейс для мини-ЭВМ 119, 167

- обобщенный 138, 160

- режим работы 150

- РРШ 296-

- USART 306 ИСКЛЮЧАЮЩЕЕ ИЛИ

--карта Карно 34

-- обозначение 34

-- определение 33

---реализация на основе мультнплексО

ра 49

Исходная программа 236 Исчисление высказываний 10, 24

Карта Карно выходной функции 100 Код восьмеричный 333

- Грея 332

- двоично-пятеричный 61

- двоичный 331

- дополнительный до 9 330

- машинной комаиды 236

- с избытком 3, 60

- Хемминга 60, 195, 207

- шестнадцатеричный 316, 333

- ASCII 242, 268, 301, 334, 368, 369

- UPC 187

Команда безусловной передачи управления 261

- ввода/вывода 263

- индексной адресации 259

- косвенной адресации 259

- передачи данных 252

- условного перехода 261 Косвенная адресация 246 Кофейный автомат 103

Логические команды 258

Макситерм 16

Матрица входных данных 48, 156 - селектирования 48 Метка 240 Микропроцессор 210 Микропроцессорные системы 227 Минимизация 25 Миннтерм 14

Мнемоническое обозначение 239 Модификация слова состояния 263 Модем 307

Модуль вывода оглавления 278, 375, 379 Монитор 277, 371, 377

Мультиплексирование временное 164 Мультиплексор

- аналоговый 122

- граф переходов 108

- обратные связи 105, 164

- особенности реализации схем 119

- символическое изображение 47

Набор команд 234, 251, 339, 354

- модулей программного обеспечения 278, 281, 371

НЕ 12, 342 НЕ - И 20 НЕ - ИЛИ 20

Непосредственная адресация 246 Неявная адресация 246

Область максимальная 12

- минимальная 11

Обмен данными стробированием 300

- с квитированием 165 Обратная связь 86, 105 Общий сброс 383 Объективный модуль 236 Операнд 240

Оперативное запоминающее устройство (ОЗУ) 210, 230. 315

Переходной процесс 119 Переходы схемы из Ьостояння в состояние 87

Периодическая кодовая последовательность 197

Периферийное устройство 224 Печатная плата 163 Поле 239

- комментария 240 Полиномиальная форма 25 Полного вычитания схема 43 Последовательностная схема 62 Последовательность периодическая 198 Постоянное запоминающее устройство

(ПЗУ) 210, 230, 315 Посылки 162 Прерывание 228, 288, 304 Преобразователь аналог-код 122 Программируемая схема 143 Программируемое ПЗУ (ППЗУ) 210 Программируемый интерфейс 145

.--периферийный (РРШ) 296

Процедура слияния строк 69 Прямая адресация 246 Прямой доступ к памяти 167, 183, 188 Псевдоэквивалеитные состояния 69

Расширенная адресация 246 Регистр

- буферизации данных 303 двоичного счета 202

- индексный 249

- иногофункциональный 200

- направления передачи 293

- рабочий 214

- сдвига 192

- состояния 213, 249, 305

- управления 293

- управляющего слова 297

- управляющий 303. 306, 380

- формирования кодов 194

--- обратного и дополнительного 204

Регистровая команда 217 Редактор текста 277, 373, 376 Редукция 36 Режим работы

--интерфейса 150. 298, 386

-- опрос одного канала 124

--преобразование данных по несколь

КИМ каналам 124 --синхронный 310

Селекторная линия 46, 320 Сигнал разрешения 58, 225

- RESET 228, 230, 292 Сигнальный нумератор 85, 111

Символ команды ассемблера 243, 263, 337, 353

Символических имей таблица 237 Симметрия 34

Синусоидальный генератор 41 Синхросигнал микропроцессора 215

- /К-триггера 129 Система сбора данных 122 Сложение двоичное 38

Средний уровень интеграции 46, 1S2 Сумма произведений 17 Схема опроса группы каналов н фиксации определенного канала 122

- последовательностная 62

- программируемая 143, 234

- составная 145

Счетчик двоично-десятичный 135

- команд 214. 249

- синхронный 136, 152

- с переносами 134

Таблица истинности 12

- переходов 66

Тактируемые схемы на СИС-компонентах 154

--на /Л-трнггерах 131

Тип схемы 131 Трехстабильный буфер 215 Триггер, граф переходов 86

- карта 86

- некорректное функционирование 127

- разработка 76

- симвюлическое нзображеине 89

- схема 79

Указатель стека 214, 249 Умножение 49

Универсальный производственный код

(UPC) 187 Управление передачей данных 311 - светофором 102, 119

- установкой/сбросом триггера 298 Управляющее слово 143 Устойчивость 64

Файл 236 Флажок 289

Формат директив ассемблера 239, 265 Функционирование триггера 87 Функция возбуждения

--/140

--К 140

--R 97

--S 97

--Г 64. 72

Хемминга код 60, 195, 207

Центральное процессорное устройство

(ЦПУ) 210, 320 Цикл выполнения команды 217

- машинный 217

Четность 61, 384

Шина данных 215 /Я-триггер

- возбуждение 140

- построение 130

- разработка 101

ПРОЕКТИРОВАНИЕ

ЦИФРОВЫХ

ВЫЧИСЛИТЕЛЬНЫХ

УСТРОЙСТВ

НА ИНТЕГРАЛЬНЫХ

Перевод с английского под редакцией

канд. техн. наук В. К. ПОТОЦКОГО

Москва Мир 1984

ББК 32.973.2 X 72

УДК 681.325.5-184.4

Хоуп г.

Х72 Проектирование цифровых вычислительных устройств на интегральных схемах: Пер. с англ. - М.: Мир, 1984.- - 400 с, ил.

Книга американского специалиста посвящена проектированию цифровых устройств на базе современных достижений технологии производства интегральных схем среднего и высокого уровней интеграции. Отличается строгой последовательностью изложения, оригинальностью подхода к описанию функциоинрова-ння и методов проектирования основных элементов вычислительных устройств. На прийерах использования микропроцессорных семейств Intel и Motorola демонстрируется техника проектирования специализированных вычислительных систем.

Для инженеров, занимающихся проектированием цифровых вычислительных устройств, аспирантов и студентов вузов, специализирующихся в вычислительной технике.

2405000000-080 ББК 32.973.2

-4-6Ф7.3

Редакция литературы по новой технике

Copyright © 1981 by John Wiley & Sons, Inc. All rights reserved. Authorized translation from English language edition published by John Wiley & Sons, Inc. © Перевод на русский язык, Мир , 1984